INFORMACIÓN
El 74LS373 Latch Tipo D Octal es un circuito integrado con ocho Flip Flops de tipo D individuales. Cada Flip Flop puede almacenar un solo bit de datos y tiene una salida que refleja el estado actual del bit almacenado. Los datos de entrada se transmiten directamente a la salida cuando el Flip Flop está habilitado. El bloqueo se puede habilitar mediante la señal baja activa en la entrada G (puerta), que controla si los datos están bloqueados o no. Cuando la entrada G es alta, el Latch está deshabilitado y la salida está en un estado de alta impedancia.
El 74LS373 Latch Tipo D Octal normalmente se usa en aplicaciones donde se requiere almacenamiento de datos de alta velocidad, como en sistemas de memoria de computadora o buses de datos.
ESPECIFICACIONES Y CARACTERÍSTICAS
- Familia: LS
- Encapsulado: DIP
- No. De Pines: 20
- No. Bits: 8
- Salida: 3 estados
- Tipo de Flip Flop: D Octal
- Retardo de propagación: 12 ns
- Frecuencia: 35 MHz
- Voltaje de alimentación: 4.75V a 5.25V, típica 5V
- Corriente de salida: 24 mA
- Temperatura de trabajo: 0 °C a 70°C
DOCUMENTACIÓN Y RECURSOS
INFORMACIÓN ADICIONAL
Funcionamiento del 74LS373 Latch Tipo D
La entrada de cada Flip Flop es D (datos), que determina el estado lógico que se almacena en el Flip Flop. Cuando la entrada G es baja, los datos de la entrada D se bloquean y la salida refleja el estado de los datos. Cuando la entrada G sube, la salida ya no se ve afectada por los cambios en la entrada D y conserva su estado anterior.
Recomendaciones de al usar el 74LS373 Latch Tipo D
- Conecte el pin D0 al bit más significativo (MSB) de los datos que desea almacenar, D7 al bit menos significativo (LSB) de los datos.
- Conecte el pin CLK a una fuente de señal de reloj, generalmente un oscilador o un circuito que genera pulsos de reloj.
- Conecte el pin CLR a una fuente de señal clara (por ejemplo, un botón o una señal de reinicio).
- Conecte las salidas Q0-Q7 a los dispositivos que desea controlar con los bits almacenados en los latches.
- Cuando la señal CLR es baja, las salidas Q0-Q7 se establecerán en 0 independientemente de los valores de entrada.
- Cuando la señal CLR es alta y se envía un pulso de reloj al pin CLK, el valor de entrada en los pines D0-D7 se almacenará en latches y aparecerá en las salidas Q0-Q7.

SOL60-100 Rollo Soldadura Estaño 100g 60/40 1mm
UNIT Touchdot ESP32-S3 WiFi BT
HT-PD27W-US Eliminador 27W USB Tipo C PD para Raspberry Pi 5
UNIT Pulsar ESP32-C6
CAU-115A Cautin Tipo Lapiz de 35W 127V con Accesorios
PShieldX Shield de Expansión para Raspberry Pi Pico
Limpiador Dieléctrico para Circuitos y Tarjetas Electrónicas 454 ml COMPUKLIN
TEMT600 Sensor de Luz Ambiental – UNIT DevLab
XLG-100-12-A Fuente de Alimentación 12V 8A IP67 MEAN WELL
R502AW Sensor Dactilar TTL
CAU-118 Punta Conica para Cautin CAU-105 y CAU-115
WEAH-T-5 Tweeter Crossover 40W Tipo A 2.2UF
TDA7297 Amplificador Audio de Doble Canal 12V DC 15W
Limpiador de Alambre para Puntas de Cautín
Alcohol Isopropílico en Aerosol 400 ml
BAR6303WE6327HTSA1 Diodo 50V 100mA SMD
PCM1808 Decodificador de Audio Estereo ADC 99dB SNR 24 Bits
UNIT DualMCU ONE ESP32 + RP2040
Clip Analizador Lógico IC de Doble Gancho 10pcs












Valoraciones
No hay valoraciones aún.